PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-316087

(43) Date of publication of application: 14.11.2000

(51)Int.CI.

HO4N 1/40

1/00 GO6T

HO4N 1/19

(21)Application number: 11-124031

(71)Applicant: RICOH CO LTD

(22)Date of filing: 30.04.1999

(72)Inventor: WADA SHINICHIRO


(54) IMAGE READER

(57) Abstract:

PROBLEM TO BE SOLVED: To stably obtain a read image with high image quality by allowing a D/A converter setting a conversion use reference signal (conversion parameter) to adjust the setting value at a maximum dynamic range in the case of digitizing an image signal from an image sensor so as to enhance digital conversion accuracy and accuracy of various level correction of the image signal conducted at the same time with this adjustment.

SOLUTION: A setting value outputted from a D/A converter 51 is used for offset and gain adjustment for an analog signal processing circuit 40 processing an image signal and for reference signal adjustment of an A/D convert 41. The D/A converter 51 to which a fed back digital output from the A/D converter 41 is inputted as a DI outputs setting values from A01-A05 on the basis of reference voltages Vreft, Vrefb that can be adjusted externally. The reference voltages Vreft, Vrefb are set again on the basis of a maximum value and a minimum value of the output of the A/D converter 41 obtained by correcting various levels by

using the reference voltages Vreft, Vrefb for the initial values to adjust the setting values at the maximum dynamic range.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-316087 (P2000-316087A)

(43)公開日 平成12年11月14日(2000.11.14)

(51) Int.Cl.7	識別記号	F I		テーマコート*(参考)	
H04N	1/40	H04N	1/40	L 0 3 B	5B047
G06T	1/00	G06F	15/64	4 O O J	5 C O 7 2
H 0 4 N	1/19	H04N	1/04	103E	5 C O 7 7

審査請求 未請求 請求項の数7 OL (全 8 頁)

		審査請求	未請求 請求項の数7 OL (全 8 頁)		
(21)出顧番号	特顧平11-124031	(71) 出願人	000006747 株式会社リコー		
(22)出顧日	平成11年4月30日(1999.4.30)		東京都大田区中馬込1丁目3番6号		
		(72)発明者	(72)発明者 和田 真一郎 東京都大田区中馬込1丁目3番6号株式会 社リコー内		
		(74)代理人	100110319 弁理士 根本 惠司		


最終頁に続く

(54) 【発明の名称】 画像読取装置

(57)【要約】

【課題】 イメージセンサからの画像信号をデジタル化する際、変換用の基準信号(変換パラメータ)を設定するD/Aコンバータが最大のダイナミックレンジで設定値の調整を行うようにし、デジタル変換の精度と、この調整と同時に行う画像信号の各種レベル補正の精度を高め、高画質の読取画像を安定して得る。

【解決手段】 画像信号を処理するアナログ信号処理回路40のオフセット、ゲイン調整とADC41の基準信号調整をDAC51から出力される設定値により行う。ADC41のデジタル出力がフィードバックしDIとし入力されるDAC51では、外部から電圧調整できる基準電圧Vreft、Vrefbに基づきAO1~AO5から設定値を出力する。Vreft、Vrefbを初期値とし各種レベル補正をした場合に得られるADC41出力の最大値、最小値を基にVreft、Vrefbを再設定し最大のダイナミックレンジで設定値の調整を行う。



【特許請求の範囲】

【請求項1】 イメージセンサと、該イメージセンサか ら出力されるアナログ画像信号を、可変に設定されるパ ラメータ値に基づき処理・変換する画像信号処理手段 と、該画像信号処理手段の動作を制御する制御手段とを 有する画像読取装置において、前記制御手段は、ダイナ ミックレンジが制御可能な D/A コンバータを備え、該 D/Aコンバータにより前記画像信号処理手段において 設定されるパラメータ値を調整することを特徴とする画 像読取装置。

【請求項2】 前記画像信号処理手段は、前記イメージ センサから出力されるアナログ画像信号を、可変に設定 されるリファレンス信号値に基づきA/D変換するA/ Dコンバータを有するとともに、該A/Dコンバータに おけるリファレンス信号の設定値が前記D/Aコンバー タにより調整されることを特徴とする請求項1記載の画 像読取装置。

【請求項3】 前記画像信号処理手段は、前記イメージ センサから出力されるアナログ画像信号を、可変に設定 される処理パラメータに基づき処理するアナログ信号処 理回路を有するとともに、該アナログ信号処理回路にお ける処理パラメータの設定値が前記D/Aコンバータに より調整されることを特徴とする請求項1又は2記載の 画像読取装置。

【請求項4】 前記D/Aコンバータは、前記A/Dコ ンバータから出力されるデジタル出力に基づいてダイナ ミックレンジが制御されることを特徴とする請求項1乃 至3のいずれかに2記載の画像読取装置。

【請求項5】 前記D/Aコンバータのダイナミックレ 設定値を調整することにより行うことを特徴とする請求 項1乃至4のいずれかに記載の画像読取装置。

【請求項6】 前記D/Aコンバータは、その出力に基 づき前記A/Dコンバータにおけるリファレンス信号の 設定値を調整することにより、画像信号のグレーバラン ス補正を行うことを特徴とする請求項2乃至5のいずれ かに記載の画像読取装置。

【請求項7】 前記D/Aコンバータは、その出力に基 づき前記アナログ信号処理回路における処理パラメータ の設定値を調整することにより、画像信号の黒レベル補 40 正及び/又は白レベル補正を行うことを特徴とする請求 項3乃至6のいずれかに記載の画像読取装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ラインイメージセ ンサの走査により原稿を読み取る画像読取装置に関し、 より詳細には、ラインイメージセンサからの画像信号出 力のアナログ処理及びA/D変換処理に用いる基準信号 のレベルをセンサ出力に応じて調整することにより、処 理後の画像信号出力の精度を上げるようにした画像読取 50 装置に関する。

[0002]

【従来の技術】従来から、複写機、スキャナ等におい て、画像入力を画像読み取り装置のラインイメージセン サ(CCD)により行い、CCDで読み取った画像信号 に光源の光量分布、CCDの感度分布を補正するシェー ディング補正、等の補正を施としている。デジタル機の 場合、通常、これらの処理はCCDからのアナログ出力 をA/D変換した後にデジタル化した段階で行われるた 10 め、量子化誤差のため分解能の低下が避けられない。と うしたことに対処するため、A/D変換する時点で分解 能を下げる要因となるオフセットを取り、利得をできる だけ最適な状態にし、又、A/D変換する場合にも原稿 の下地の影響を除去して画像を髙分解能(高階調)のデ ジタル値で出力させる必要がある。

【0003】原稿の下地の影響を除去して読み取るべき 画像を高分解能のデジタル値で出力させる技術として提 案された従来の1例は、A/Dコンバータの基準電圧を 変化させることによるものである。これは、A/Dコン バータの基準電圧を固定電圧と設定電圧とをスイッチで 切り替えるようにするもので、原稿を1枚だけ読み取る 場合は、スイッチは固定電圧を選択し、自動原稿送り装 置により順次読み取り位置に搬送されてくる原稿を読み 取る場合は、スイッチはアナログ回路構成により設定さ れる可変電圧を選択して画像出力に応じて変化させ画像 濃度を適正に自動調整できるようにしている。

【0004】従来のもう1つの例は、A/D変換用の基 準信号の自動設定を上記と異なる方法により行うもの で、A/Dコンバータからの出力のピーク値を検出する ンジの制御は、D/A変換に用いるリファレンス信号の 30 ピークホールド回路を設け、この回路により検出された ピーク値がA/D変換のフルスケールとなるようにA/ D変換用の基準信号を制御し、読み取るべき画像の高分 解能デジタル出力を確保するものである。従って、この 例では、A/Dコンバータからのデジタル出力をデジタ ル回路系で処理した後に、最終段にD/Aコンバータを 設け、アナログ値に変えてこれをA/D変換用の基準信 号としてA/Dコンバータへ入力している。この様に行 われるA/Dコンバータの基準信号を調整する際のA/ Dコンバータ及びD/Aコンバータの動作を、以下に、 より詳細に説明する。

【0005】図8は、A/Dコンバータの概略構成を示 す図である。図示のように、A/Dコンバータ41は、 1つのアナログ入力端子Vinと、複数分の、例えば8ビ ット分の、デジタル出力端子BITO~BIT7と、A /D変換のタイミングを決めるクロック端子CLKと、 A/D変換用の上下の基準電圧を決める端子として上限 用端子V reft (最大値として電源電圧VCCをとる) と、下限用端子V ref (通常、グランド電圧V SSをと る) とを有する。A/Dコンバータ4 I からのデジタル 出力の総和: ΣΒΙΤiは、VinとVreft、Vrefc に

1

i.

>

よって決まり、デジタル出力のフルスケールをFSとす* *れば、

 $\Sigma B I T i = F S \times (V in - V ref^-) / (V ref^+ - V ref^-) \cdot \cdot \cdot \cdot \cdot (1$

として、表され、8ビットの分解能(i=8)で、Vref $^{-}$ をグランドとすれば、 $V ref^{-} = 0$ 、FS = 255で あるから、上記式(1)は、

 $\Sigma B I T i = 255 \times V in / V ref^{\dagger} \cdot \cdot \cdot \cdot (2)$ となる。つまり、VinとVreft の比率によりデジタル 出力の総和が決定される。基準電圧上限値なるV reft の電圧値の設定が、Vinより低いと、その場合のVinに よるデジタル出力はフルスケールなる255を出力して しまうことになり、かといって、Vinに対して髙すぎる と階調を無駄にしてしまう。従って、Vref の値は、 Vinのとり得る最大値に等しくなるように設定するのが 望ましい。これを自動で設定するために、A/Dコンバ ータ41のデジタル出力のピークホールドを行い、保持 されたピーク値をD/Aコンバータに入力することによ りピーク値に応じたアナログ値をVref⁺ として設定す る。

す図である。図示のように、D/Aコンバータ51は、 電源VCCにつながる入力端子V reft、グランドVSSにつ ながる入力端子 V refbの他に、シリアルデータ入力端子 DI、シフトクロック入力端子CLK、LD入力端子お よび、複数分、例えば8チャネル分、のアナログ出力端 子AOl~AO8が設けられている。上限用端子Vreft には、部品精度、経時、環境等が要因となってばらつき が生じることがあるために一定値の電圧VCCがかかって おり、それは、通常VCC=5(V)とされている。シリ アルデータ入力端子DIには、データ長が12ビットの 30 シリアルデータが入力される。シリアルデータの下位8 ビットは出力電圧のレベル設定用で上位4ビットがアド レス選択用となる。シフトクロック入力端子CLKから 入力されるシフトクロックの立ち上がりでDI入力端子 からの入力信号が12ピットシフトレジスタに入力され る。LD入力端子にHighレベルが入力されると、12ビ ットシフトレジタに保持されているデータの値が出力用 レジスタにセットされる。との従来例の回路構成におい て、固定された電圧値をとるV reftが5(V)で、V ref bがGNDで0(V)であるとすると、上記式(2)にお 40 る。 けるVrefは5(V)となり、Vinは5(V)に対する割 合でデジタル化される。従って、データ1ステップあた りの電圧は、5 (mV) / 255、即ち約20 (mV) とな る。

[0007]

【発明が解決しようとする課題】しかしながら、上記し たA/Dコンバータの基準電圧の調整において、第一の 例のように、アナログ回路構成の系で基準電圧を設定し ている場合、系が不安定になりやい。例えば、電源にノ

イズが混入した場合には、増幅器とのノイズ抑圧効果が 著しく減少し、出力にもノイズが混入することになる。 また、周囲条件によってもノイズが混入することになる り、このようなノイズが混入し得るような不安定な状態 でピークホールド又はサンプルホールドにてA/D変換 器用の基準電圧値を決定しているため、系全体の安定性 も損なわれる物となる。さらには、温度によるレベル変 動が生じ得るため、長時間にわたって次第に画像劣化が 生じることになる。また、第二の例では、高画質が要求 されてくると補正の精度も要求され、D/Aコンバータ の基準信号V refを一定値(5(V)) に固定したので は、D/Aコンパータのダイナミックレンジが足りなく なり、A/D変換器に設定される基準電圧を所望の値に 調整することができず、高画質の要求に十分応えること ができない。

【0008】本発明は、上記のような従来技術の問題点 【0006】図9は、D/Aコンバータの概略構成を示 20 に鑑みなされたもので、その目的は、イメージセンサか らのアナログ画像信号をデジタル化する際に、画像信号 の処理・変換に用いる基準信号(処理・変換バラメー タ)を設定するD/Aコンバータが最大のダイナミック レンジで設定値の調整を行うようにし、画像信号のデジ タル変換の精度を髙め、また同時に、処理・変換パラメ ・ータを調整することにより行われる画像信号の各種レベ ル補正の精度を高めることにより高画質の読取画像を安 定して得ることを可能とする読取装置を提供することに

[0009]

【課題を解決するための手段】請求項1の発明は、イメ ージセンサと、該イメージセンサから出力されるアナロ グ画像信号を、可変に設定されるパラメータ値に基づき 処理・変換する画像信号処理手段と、該画像信号処理手 段の動作を制御する制御手段とを有する画像読取装置に おいて、前記制御手段は、ダイナミックレンジが制御可 能なD/Aコンバータを備え、該D/Aコンバータによ り前記画像信号処理手段において設定されるパラメーター 値を調整することを特徴とする画像読取装置を構成す

【0010】請求項2の発明は、請求項1記載の画像読 取装置において、前記画像信号処理手段は、前記イメー ジセンサから出力されるアナログ画像信号を、可変に設 定されるリファレンス信号値に基づきA/D変換するA /Dコンバータを有するとともに、該A/Dコンパータ におけるリファレンス信号の設定値が前記 D/A コンバ ータにより調整されることを特徴とするものである。 【0011】請求項3の発明は、請求項1又は2記載の 画像読取装置において、前記画像信号処理手段は、前記 イズが混入した場合、特にバルス上の一定周期を持つノ 50 イメージセンサから出力されるアナログ画像信号を、可

変に設定される処理パラメータに基づき処理するアナロ グ信号処理回路を有するとともに、該アナログ信号処理 回路における処理パラメータの設定値が前記D/Aコン バータにより調整されることを特徴とするものである。 【0012】請求項4の発明は、請求項1乃至3のいず れかに記載の画像読取装置において、前記D/Aコンバ ータは、前記A/Dコンバータから出力されるデジタル 出力に基づいてダイナミックレンジが制御されることを 特徴とするものである。

れかに記載の画像読取装置において、前記D/Aコンバ ータのダイナミックレンジの制御は、D/A変換に用い るリファレンス信号の設定値を調整することにより行う ととを特徴とするものである。

【0014】請求項6の発明は、請求項2乃至5のいず れかに記載の画像読取装置において、前記D/Aコンバ ータは、その出力に基づき前記A/Dコンバータにおけ るリファレンス信号の設定値を調整することにより、画 像信号のグレーバランス補正を行うことを特徴とするも のである。

【0015】請求項7の発明は、請求項3乃至6のいず れかに記載の画像読取装置において、前記D/Aコンバ ータは、その出力に基づき前記アナログ信号処理回路に おける処理バラメータの設定値を調整することにより、 画像信号の黒レベル補正及び/又は白レベル補正を行う ことを特徴とするものである。

[0016]

【発明の実施の形態】本発明を添付する図面とともに示 す以下の実施例に基づき説明する。図1は、本発明を適 用したカラー原稿読取装置の構成の概要を示す図であ る。先ず、図1を参照して本装置の全体構成を説明す る。装置は、原稿14を載置するコンタクトガラス1 と、原稿露光用のハロゲンランプ2と、第1反射ミラー 3を載置した第1キヤリッジ6と、第2反射ミラー4及 び第3反射ミラー5を載置した第2キヤリッジ7と、レ ンズユニット8によって結像される画像を光電変換する 3 ライン型カラーCCDイメージセンサ9 と、センサボ ード基板10と、画像信号に各種の処理を施すCCD信 号処理基板 1 2 と、接続ケーブル 1 1 と、読み取り光学 系等による各種の歪みを補正するための白基準板 15 と、これらを装備するスキャナ本体13から構成され る。読み取り動作時には、第1キャリッジ6及び第2キ ヤリッジ7はステッピングモータ (図示せず) によって 図中の矢印A方向に移動され、コンタクトガラス1上の 原稿面を副走査し原稿全面の読み取りを行う。

【0017】図2は、3ライン型カラーCCDイメージ センサ9の受光面を示す図である。 各ラインイメージセ ンサとして分解色R(レッド)、G(グリーン)、B (ブルー)の各色のフィルタをコーティングした縮小型

D17, B-CCD18は主走査方向のドット位置が同 じく、副走査方向Aに一定間隔ずつずれた配置になって いる。従って各色出力が副走査方向Aにディレイをもつ のでラインメモリを使った補正が必要となる。図3は、 3ライン型カラーСС Dイメージセンサ9の回路構成を 示すブロック図である。 R-CCD16, G-CCD 17, B-СС D 18 はそれぞれの受光部における偶数 (EVEN) 画素と奇数 (ODD) 画素により検出された画像 信号を分けて各々の信号を保持する2列のレジスタを持 【0013】請求項5の発明は、請求項1乃至4のいず 10 ち(即ち、全体ではCCDレジスタ1~6を有する)、 駆動パルスに同期してレジスタを駆動することにより、 画像信号 V RE, V RO, V GE, V GO, V BE, V BOを独立に 出力する。

【0018】図4はCCDを駆動するための各種の信号 のタイミングの相互関係を示すタイムチャートである。 受光部からCCDレジスタに移送するためのシフト信号 SHと、CCDレジスタ内を電荷転送するための転送ク ロックφ1、φ2と、CCD内の出力バッファをリセッ トするためのパルスφRSと、リセット直後の電気的な 黒レベルをクランプするためのφCLPから駆動バルス は一般的に構成される。受光部はシフト信号SHから次 のシフト信号SHまでの期間、受光し続ける。この時間 を蓄積時間という。転送クロックφ1、φ2は、この蓄 積時間内にCCDの全画素を転送できる周波数で、シフ ト信号SHがアクティブ期間中に転送クロックが動かな いことが条件となる。図4に示すVoは、画像出力であ る。図5は図1のカラー原稿読取装置における信号処理 基板 12 に有する画像処理回路をより詳細に示すブロッ ク図である。信号処理基板 12 には、アナログ信号処理 30 回路40と、A/D変換回路41と、シェーディング補 正回路42と、ライン間補正回路43と、制御回路44 と、発振器45を備える。

【0019】画像処理回路の動作を主に図5を参照して 説明する。まず、原稿はハロゲンランプ2により照射さ れ、原稿14からの反射光は第1キヤリッジ6、第2キ ヤリッジ7を通じてレンズユニット8を通り3ライン型 カラーCCDラインセンサ9上に縮小結像し、1ライン 毎に読み取られる。読み取られた画像信号を受け取るセ ンサボード基板10上では、3ライン型カラーCCDラ インセンサ9から駆動パルスSHに同期して、画像信号 がCCD信号処理基板 12 に出力される。このアナログ 画像信号は、CCD信号処理基板12のアナログ信号処 理回路40に入力される。アナログ信号処理回路40で は、サンプルホールド回路(図示せず)によって画像信 号をそれぞれサンプルバルスによりサンプリングし保持 することによって、画像信号を連続したアナログ信号に し、黒レベル補正回路(図示せず)においてCCDの暗 出力のレベルを検出し、黒レベルを基準として信号のバ ラツキを補正し、補正後の画像信号を出力する。また、 CCDをならべたタイプで、R-CCD16, G-CC 50 画像信号は、CCD感度と原稿面照度との関係で決まる

実質光量を補正するためにAGC(Auto Gain Contro 1) がなされる。

¥

,

【0020】アナログ信号処理回路40から出力された アナログ信号は、A/D変換回路41によりデジタル信 号に変換される。次段のシェーディング補正回路42以 降はデジタル処理が行われ、ことでは、ハロゲンランプ 2により照射された白基準板15の反射光を3ライン型 カラーCCDラインセンサ9で読み取った画像信号に基 づいて、所定の濃度のレベルが得られるように、CCD の感度のバラツキや照射系の配光ムラを補正する。ライ 10 ン間補正回路43では、図2を参照して説明したように 3ライン型としたために副走査方向のR、G、B各ライ ン間に生じるディレイをライン間補正用のメモリを用い て各ラインのずれを補正して、同一位置で読取った画像 信号として出力する。制御回路44では、上記した各処 理回路、即ちアナログ信号処理回路40、A/D変換回 路41、シェーディング補正回路42及びライン間補正 回路43の動作を制御する制御信号を生成している。な お、その際に発振器45からのクロックに基づいて系全 体の動作や信号のタイミングを調整する。

【0021】CCD信号処理基板12では、3ライン型 カラーCCDラインセンサ9からR、G、Bそれぞれに ついて2系統(ODD、EVEN)のアナログ画像信号VRE, VRO, VGE, VGO, VBE, VBOをアナログ処理回路40 で補正して、次段のA/Dコンバータ41でデジタル値 に変換し、原稿を実際に読み取るスキャナ部の読み取り 動作ができるように初期設定を行う必要があり、そのた めの制御を行う。この場合、アナログ信号処理回路40 で、ODD/EVEN差補正、黒レベル補正(DCオフセット 補正)、白レベル補正(ゲインコントロール)を、A/ 30 する。図6の構成をとる場合、アナログ出力端子A06 Dコンバータ41ではグレーバランス補正(Vref調 整)を行う。本発明において、これらの補正はA/Dコ ンパータ41のデジタル出力値に基づいて行われ、この デジタル値を入力とするD/Aコンバータから出力され るアナログ値により制御される。また、D/Aコンバー タにおける基準電圧を、A/Dコンパータ41のデジタ ル出力をフィードバックすることにより最大のダイナミ ックレンジに調整するようにしている。このコントロー ルにおけるデジタル出力値のフィードバックは、シェー されているデータを制御回路44のCPU(図示せず) が読み込むことにより行われる。D/Aコンバータへの 入力は、12ピット(データ8ピット)のシリアルデー タの形式で制御回路44を介して行われる。

【0022】次に、D/AコンバータとD/Aコンバー タによりコントロールされるアナログ信号処理回路40 及びA/Dコンバータ41よりなる制御系の構成及び制 御系による各処理回路における初期設定動作を詳細に説 明する。図6は、この制御系の構成を示すブロック図で

D/Aコンパータ51と、D/Aコンパータ51からの アナログ出力が設定され、設定された値により出力がコ ントロールされるA/Dコンバータ41及びアナログ信 号処理回路40とからなる。D/Aコンバータ51は、 外部から電圧が調整できる基準電圧の入力端子V reft、 V refbの他に、シリアルデータ入力端子DI、シフトク ロック入力端子CLK、LD入力端子及び、8チャネル 分のアナログ出力端子AOI~AO8が設けられてい る。シリアルデータ入力端子DIには、データ長が12 ビットのシリアルデータが入力される。シリアルデータ の下位8ビットは出力電圧のレベル設定用で上位4ビッ トがアドレス選択用となる。シフトクロック入力端子C LKから入力されるシフトクロックの立ち上がりでDI 入力端子からの入力信号が12ビットシフトレジスタに 入力される。LD入力端子にHighレベルが入力される と、12ビットシフトレジタに保持されているデータの 値が出力用レジスタにセットされる。 D/Aコンパータ 51の出力電圧 Voutは、入力データ:〈DATA〉と、外 部から調整できる基準電圧V reftとV refbにより変わる 20 ことになり、その関係は以下の式のようになる。 Vout= $V \text{ refb} + (V \text{ reft} - V \text{ refb}) \times \langle DATA \rangle / 2.5$ 5

【0023】図7は、上記の制御系により行われる各処 理回路の初期設定動作のフローチャートを示す。図7を 参照して、初期設定動作を以下に説明する。なお、説明 文中に括弧書きで図7のステップ番号を参照のために付 記する。初期設定のスタート時に、D/Aコンバータ5 1の基準電圧V reftと V reftな初期値を設定する(S 1)。 ここでは、V reft= 5 (V)、V refb= 0 (V) と のチャンネルに〈DATA〉=255、A07のチャンネル に〈DATA〉=0を設定することにより、この基準電圧が 設定可能になされる。このときの1ステップあたりの電 圧は、(5-0)/255(V)となり、約20(mV) となる。

【0024】Cの条件で、出力端子A02・A03から の出力を調整してアナログ信号処理回路40にその値を 設定することにより、黒レベル補正(DCオフセット補 正)を行い(S2)、出力端子A04・A05からの出 ディング補正回路42のデジタル値検出レジスタで保持 40 力を調整してその値で白レベル補正(ゲインコントロー ル)を行う(S3)。また、出力端子A01からの出力 を調整してその値をA/Dコンパータ41のVref[†] に 設定することにより、グレーバランス補正(Vref調 整)を行う。次に、最大のダイナミックレンジに調整す る手順として、入力値〈DATA〉によって設定されたA O 1~A05によって得られる最大値、最小値を求め、最 大値を少し越える値を出力端子A06(V reft)に設定 し、最小値より少し小さい値を出力端子A07(Vref b) に再設定する(S5)。ととで、例えば、A01~ ある。制御系は、デジタル値で制御データが入力される 50 A O 5までの設定に係わる〈DATA〉の最大値が2 O O

9

(約3.92(V))、最小値が100(約1.96(V))である場合に、出力端子A06のV reft=4.0(V)、を出力端子A07のV refb=1.9(V)となるように設定する。この設定によると、1ステップあたりの電圧は、(4-1.9)/255(V)となり、約8(mV)となりダイナミックレンジが広がり、より精度の高い補正が可能となる。

【0025】この状態で、また、先に行ったステップS2~S4を繰り返し、即ち出力端子A02・A03からの出力を調整して黒レベル補正(DCオフセット補正)で行い(S7)、出力端子A04・A05からの出力を調整して白レベル補正(ゲインコントロール)を行い(S8)、出力端子A01からの出力を調整してグレーバランス補正(Vref調整)を行う(S9)。このように、D/Aコンバータを各補正ごとに割り当てることにより、一層ダイナミックレンジを広げることができ、また、安定した調整動作によって、精度の高い補正が可能となり、高画質の読み取り画像を得ることができる。なお、本実施例の説明では、3ライン型カラーCCDイメージセンサを用いた場合で説明したが、もちろん白黒の20場合にも適用できる。

[0026]

【発明の効果】(1) 本発明によると、イメージセン サからの画像信号をデジタル化する際、A/Dコンバータにおけるリファレンス信号(変換パラメータ)及びA/Dコンバータの前段に設けたアナログ画像信号処理手段における処理パラメータ(DCオフセット、ゲイン)の設定を行うD/Aコンバータのダイナミックレンジを制御するようにし、最大のダイナミックレンジで設定値の調整を行うことを可能としたことにより、デジタル変物の精度と、この調整によって同時に行われる画像信号の各種レベル補正の精度を高め、高画質の読取画像を安定して得ることができる。

信号)の設定値を調整することにより簡単な手段で実現できる。

10

【0028】(3)上記(1)、(2)の効果に加えて、D/Aコンバータにおいて、D/A変換に用いるリファレンス信号(基準信号)を、さらには画像信号のA/D変換後のデジタル出力を、可変値として設定・入力することにより、アナログ変換後の各出力チャンネルにA/Dコンバータ、アナログ信号処理回路においてそれぞれ設定値として用いる変換パラメータあるいは処理パラメータを出力することが可能で、A/Dコンバータでは画像信号のグレーバランス補正を行うように、また、アナログ信号処理回路では画像信号の黒レベル補正及び/又は白レベル補正を行うようにし、イメージセンサからの画像信号をデジタル化する際にこうした画像信号の読取画像を安定して得ることができるので、高画質の読取画像を安定して得ることができる。

【図面の簡単な説明】

【図1】本発明を適用したカラー原稿読取装置の構成の 概要を示す図である。

0 【図2】3ライン型カラーCCDイメージセンサ9の受 光面を示す図である。

【図3】3ライン型カラーCCDイメージセンサの回路 構成を示すブロック図である。

【図4】CCDを駆動するための各種の信号のタイミングの相互関係を示すタイムチャートである。


【図5】図1のカラー原稿読取装置の信号処理基板に有する画像処理回路をより詳細に示すブロック図である。 【図6】D/Aコンバータによりコントロールされるアナログ信号処理回路及びA/Dコンバータの構成を示すブロック図である。


【図7】図6の制御系により行われる各処理回路の初期設定動作のフローチャートを示す。


【図8】基準信号が可変設定可能な従来のA/Dコンバータの概略構成を示す図である。


【図9】A/Dコンバータの基準信号の設定に用いる従来のD/Aコンバータの概略構成を示す図である。 【符号の説明】


9…3ライン型カラーCCDイメージセンサ、10…センサボード基板、 12…CCD信号処理基板、14…原稿、 15…白基準板、40…アナログ信号処理回路、 41…A/D変換回路、42…シェーディング補正回路、43…ライン間補正回路、44…制御回路、 45…発振器、51…D/A変換回路(コンバータ)。














フロントページの続き

F ターム(参考) 5B047 AA01 AB02 BA02 BB02 BC05 BC09 BC11 DA01 DB01 DB05 DB05 5C072 AA01 BA17 EA05 FB17 FB18 LA15 RA16 UA03 UA06 LA15 RA16 DP07 PP09 PP11 PP12 PP43 PP44 PP45 PQ03 PQ08

RR01 RR05 RR15 RR18 SS01

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)